(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-67890

(43)公開日 平成11年(1999)3月9日

(51) Int.Cl.4

HO1L 21/76

规则配号

FI H01L 21/76

V

審査制求 未耐求 耐水質の数2 OL (全 4 頁)

(21)出願書号

(22) 出顧日

特願平9-225904

平成9年(1997)8月22日

(71)出頭人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 新村 尚之

大阪府大阪市阿倍野区長池町22番22号 シ

ヤーブ株式会社内


(74)代理人 弁理士 梅田 厨

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 シリコン酸化膜からなるサイドウォールをスパッタしながらシリコン半導体基板をエッチングするため、イオンエネルギーが高い条件でエッチングを行っており、シリコン基板に与えるダメージは大きくなり、接合リーク電流の原因となるシリコン結晶の欠陥を発生する可能性がある。

【解決手段】 シリコン基板1上に熱酸化法により、シリコン酸化膜2を形成した後、CVD法によりシリコン 塩化膜を堆積する。続いて、R1をマスクとして、反応 性イオンエッチング法により、素子分離領域となる部分 のシリコン最化膜3及びシリコン酸化膜2を完全に除去 する。レジストR1を除去した後、多結晶シリコン膜4 又はアモルファスシリコン膜をCVD法により全面に能 積する。次に、多結晶シリコン膜4を完全に除去される まで反応性イオンエッチングによりエッチングする。こ の際、素子分離領域となる弧状のトレンチ領域5がシリコン基板1に形成される。



(2)

特開平11-67890

【特許討求の範囲】

【訪求項1】 半導体基板上に該半導体基板のエッチン グの際にマスクとなるパクーンを形成する工程と、 全面に上記半導体基板とほぼ同じエッチングレートを有

1

する膜を堆積する工程と、

異方性エッチングにより、上記半導体建板とほぼ同じエ ッチングレートを有する膜をすべて除去し、上記半導体 基板に弧状を有するトレンチ領域を形成する工程と、

上記トレンチ領域に絶縁限を埋め込み素子分離領域を形 成する工程とを有することを特徴とする、半導体装置の 10 製造方法。

【請求項2】 上記半導体基板がシリコンからなり、且 つ、上記半導体基板とほぼ同じエッチングレートを有す る膜が多結晶ポリシリコン膜又はアモルファスシリコン 膜からなることを特徴とする、請求項 1 記載の半導休装 置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法、更に詳しくは、半導体基板に形成された半導体素 20 子を宅気的に分離する紫子分離領域を形成する方法に関 するものである.

[0002]

【従来の技術】半導体基板表面上の各素子を電気的に分 離する素子分離領域の形成方法としては、選択酸化素子 分離法や、トレンチ紫子分離法と呼ばれる手段が知られ ている。選択酸化素子分離法では、シリコン基板上につく ターニングしたシリコン室化膜をマスクとし、選択的に シリコン基板を酸化して索子分離領域とする。一方、ト レンチ索子分離法では、ドライエッチングによりシリコ ン茎板表面に凹型溝(トレンチ)を形成し、酸化膜等の 絶縁膜で該溝内部を埋めて素子分離領域を形成する。

【〇〇〇3】現在、作成手順の簡易さから選択酸化法が 広く用いられているが、素子の微輔化に伴いトレンチ素 子分離法に移行しつつある。トレンチネ子分離法では、 半導体基板上に配したゲート電便又はグミーパターンを マスクとして、半導体基板を垂直にドライエッチングし て、トレンチを形成するのが一般的であるが、活性領域 の端部ではシリコン装板表面に対して垂直なシリコン界 面が形成されるため、該部分で電界集中が起きてしまっ 40 たり、トレンチ内部への絶縁膜の埋め込みが十分でなく 空洞ができてしまう問題がある。

【〇〇〇4】また、素子分離領域を横断する拡放層配線 を有する半導体紫子に対して、トレンチ素子分離法を遭 用した場合、配線不良を引き起こず問題点がある。これ は、拡散層配線を形成するための不純物のイオン注入工 程において、垂直なトレンチ側面が注入されにくいため である。

【0005】これらの問題を解決するために、特別平7 --235590号公報に記載された柔子分離領域の形成 50 方法では、丸みを有するトレンチ形状の素子分離形成方 法が提案されている。

【0006】即ち、図3(a)に示すように、シリコン 酸化膜24、多結晶シリコン膜23、シリコン酸化膜2 2から構成されるダミーバターンをシリコン半導体基板 21上に形成する。

【0007】次に、図3(b)に示すように、SiCl 」と酸業の混合ガスを用いて上記ダミーパクーンの側壁 にシリコン酸化膜からなるサイドウォール25を形成す る。次に、図3(c)に示すように、該サイドウォール 25をスパッタしながらシリコン半導体些板 21 をエッ チングすることにより丸みを帯びたトレンチ索子分離領 域が形成できるため、この部分での電界共中が緩和され る。また、トレンチ上部に対して底部の開口幅が狭いた め、トレンチ領域26内部への絶縁膜の埋め込み工程に おいて底部から埋め込みがなされ空洞が発生することは ない。また、トレンチ領域26側面が丸みを有する形状 であるため、拡散層配線を形成するための不純物のイオ ン注入工程において、トレンチ領域26側面にも注入で きる。尚、図3において、符号25はトレンチ領域形成 後のサイドウォールを示す。

[0008]

【発明が解決しようとする課題】しかしながら、上述し た特開平7-23559号公報に記載の技術では、シリ コン酸化膜からなるサイドウォールをスパッタしながら シリコン半導体基板をエッチングするため、通常のシリ コン基板のトレンチエッチングに比べ、イオンエネルギ ーが高い条件 (RFバイアスパワーが50~150W) でエッチングを行っている。該エネルギーが高いほど、 シリコン基板に与えるダメージは大きくなり、接合リー ク電流の原因となるシリコン結晶の欠陥を発生する可能 性がある。

【0009】また、サイドウォールを形成する工程があ るため、工程数が増加する。

【0010】本発明は、通常のシリコン基板のトレンチ エッチング程度のイオンエネルギーのエッチングで、丸 みを有するトレンチ形状を形成でき得る業子分離領域の 形成方法を提供することを目的とする。

[00]]

【課題を解決するための手段】請求項1記載の本発明の 半導体装置の製造方法において、半導体基板上に該半導 体基板のエッチングの際にマスクとなるパターンを形成 する工程と、全面に上記半導体基板とほぼ同じエッチン グレートを有する膜を堆積する工程と、鼻方性エッチン グにより、上記半導体装板とほぼ同じエッチングレート を有する膜をすべて除去し、上記半導体基板に弧状を有 するトレンチ領域を形成する工程と、上記トレンチ領域 に艳禄渡を埋め込み素子分離領域を形成する工程とを有 することを特徴とするものである。

【0012】また、請求項2記載の本発明の半導体装置

(3)

特開平11-67890

3

の製造方法は、上記半導体基板がシリコンからなり、且 つ、上記半導体基板とほぼ同じエッチングレートを有す る膜が多結晶ポリシリコン膜又はアモルファスシリコン 膜からなることを特徴とする、請求項1記載の半導体装 正の製造方法である.

[0013]

【発明の実施の形盤】以下、実施の形態に基づいて本発 明について詳細に説明する。

【0014】図1は木発明の第1の実施の形態の半導体 装置の製造工程を示す図であり、図2は水発明の第2の 10 相成長)法によりフローティングゲート電極材料となる 実施の形態の半導体装置の製造工程を示す図である。

【0015】図1を用いて、本発明の第1の実施の形態 の半導体装置の製造工程を説明する。

【0016】まず、P型シリコン基板1上に熱酸化法に より、シリコン酸化膜2を形成した後、CVD(化学気 相成長)法によりシリコン窒化膜を堆積する。ここで は、シリコン酸化膜2を20nm、シリコン窒化膜3を 300 n m堆積した。

【0017】続いて、図1(a)に示すように、フォト リソグラフィの手法によりパターニングしたレジストR 20 コン展10及びシリコン酸化膜9を完全に除去する。 1をマスクとして、反応性イオンエッチング法により、 案子分離領域となる都分のシリコン室化膜3及びシリコ ン酸化版2を完全に除去する。

【0018】次に、レジストR1を除去した後、図1 (b)に示すように、シリコン基板1とほぼ同じエッチ ングレートを有する多結晶シリコン膜4又はアモルファ スシリコン膜をCVD法により全面に堆積する、ここで は、多結晶シリコン膜4を200nm堆積した。尚、シ リコン芸板1とほぼ同じエッチングレートを有する限で あれば、多結晶シリコン膜4等以外でもよい。

【0019】次に、多縮品シリコン膜4を完全に除去さ れるまで反応性イオンエッチングによりエッチングす る。この際、シリコン基板1は多結晶シリコン膜4とほ は等速度でエッチングが進行するので、図1(c)に示 すように、案子分認領域となる弧状のトレンチ領域5が シリコン基板1に形成される。

【0020】ここでの反応性イオンエッチングは、基板 バイアス型ECRエッチング装置を用いて、エッチング ガスをHBrを40sccm、O2を3sccm流し て、マイクロ波パワーを500W、RFパワーを20W 40 の条件で行った。

【0021】次に、膜厚が500mm程度のシリコン酸 化膜をCVD法により全面に唯積した後、CMP(Ch emical Mechanical Polisin で)法により、上記録化脛を研密するすることにより、 図1(d)に示すように、トレンチ領域5にシリコン酸 化膜6が埋め込まれ、素子分離領域が形成される。

【0022】次に、シリコン②化膜3及びシリコン酸化 膜2を除去した後、シリコン基板1表面を熱酸化するこ とにより、ゲート酸化版7を形成した後、図1(e)に 50 極前域を定義するようにパターニングしたレジスト(図

示すように、ゲート電極材料となる多結晶シリコン膜8 をCVD法により全面に形成する。その後、ゲート電磁 領域を定義するようにパターニングしたレジスト (図示 せず、)をマスクとして多結品シリコン原8を加工する ことにより、ゲート電極を形成する。

【0023】次に、図2を用いて、本発明の第2の実施 の形態の素子分離領域の形成方法を説明する。

【0024】まず、P型シリコン基板1上に無酸化法に より、シリコン酸化膜9を形成した後、CVD(化学気 多結晶シリコン膜10とシリコン酸化膜11を順次全面 に堆積する。ここでは、シリコン酸化脱9を15 nm、 多結晶シリコン膜10を250nm、シリコン酸化膜1 1を50ヵm堆積した。

【0025】続いて、図2 (a) に示すように、フォト リソグラフィの手法によりフローティングゲート電極領 域を定義するようにバターニングされたレジストR2を マスクとして、反応性イオンエッチング法により、案子 分離領域となる部分のシリコン酸化膜11、多結晶シリ

【0026】次に、レジストR2を除去した後、図2 (b)に示すように、多結晶シリコン膜12はアモルフ ァスシリコン膜をCVD法により全面に堆積する。ここ では、多結品シリコン膜12を200nm堆積した。

【0027】次に、多結晶シリコン膜12が完全に除去 されるまで反応性イオンエッチングによりエッチングす る。この際、シリコン基板1は多結晶シリコン脱12と ほぼ等速度でエッチングが進行するので、図2(c)に - 示すように、案子分離領域となる弧状のトレンチ領域6 30 がシリコン藝板1に形成される。

【0028】ここでの反応性イオンエッチングは、基板 バイアス型ECRエッチング装置を用いて、エッチング ガスをHBrを40sccm、Ozを3sccm流し て、マイクロ波パワーを500W、RFパワーを20W の条件で行った。

【0029】次に、膜厚が500nm程度のシリコン酸 化膜をCVD法により全面に堆積した後、CMP(Ch emical Mechanical Polisin g) 法により、上記酸化膜を研磨するすることにより、 図2(d)に示すように、トレンチ領域にシリコン酸化 膜13が埋め込まれ、素子分離領域が形成される。

【0030】次に、図2(e)に示すように、第2のゲ ート絶縁膜1.4及びコントロールゲート材料となる多額 晶シリコン膜15を形成する。本実施の形態では、第2 のゲート絶縁肌として、フローティングゲート電極表面 に5nmのシリコン酸化膜を形成した後、CVD法によ り5ヵmのシリコン盆化膜を、更に、5ヵmのシリコン 酸化膜を堆積した積層膜とした。多結品シリコン膜の膜 児は200 nmとした。その後、コントロールゲート電

(4)

特開平11-67890

示せず。)をマスクとして多結晶シリコン15を加工す ることにより、ゲート近極を形成する。

[0031]

【発明の効果】以上、詳細に説明したように、木発明を 用いることにより、シリコン基板上にゲート電極又はダ ミーパターンを形成した後、多結晶シリコン既又はアモ ルファスシリコン膜を全面に堆積し、その後多結晶シリ コン膜又はアモルファスシリコン膜を異方性エッチング により全て除去することにより、シリコン基板表面に弧 状の丸みを有するトレンチ素子分離領域を形成すること 10 1 シリコン拡板 ができる。このトレンチ形状では、活性領域の端部での 電界集中が緩和され、素子分離のためのトレンチ内部へ の絶縁脱形成工程で空洞ができることはない。更に、ト レンチ側面への不純物イオン注入が可能となるので、※ 子分離領域を横断する拡散層配線を介する半導体素子に 対してトレンチ素子分離法を適用でき得る。

【0032】また、弧状の丸みを形成するために特別な エッチング条件を適応する必要がなく、従来問題となっ ていた高イオンエネルギーによるシリコン基板への損傷 を抑制することができ、また、サイドウォール形成工程 20 が必要ないので、工程数を低減することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の素子分離領域の形 成工程を示す。図である。

【図2】本発明の第2の実施の形態の素子分離領域の形 成工程を示す図である。

【図3】従来のトレンチ素子分離領域の形成工程を示す 図である。

- 2 シリコン酸化膜
- 3、10 シリコン塑化版
- 1、12 多結晶シリコン膜
- 5 トレンチ領域
- 6、13 シリコン酸化膜
- 7 ゲート酸化胶
- 8、15 多結晶シリコン膜
- 9 第1のゲート絶縁膜
- 11 シリコン酸化膜
- 14 第2のゲート絶縁膜

